فهرست مطالب:

الگوریتم قلبی با استفاده از VHDL: 4 مرحله
الگوریتم قلبی با استفاده از VHDL: 4 مرحله

تصویری: الگوریتم قلبی با استفاده از VHDL: 4 مرحله

تصویری: الگوریتم قلبی با استفاده از VHDL: 4 مرحله
تصویری: آموزش React JS - جلسه 1 - بخش دوم 2024, جولای
Anonim

بیشتر توسط نویسنده دنبال کنید: //www.linkedin.com/in/mitu

طراحی FIFO همزمان ، LIFO/Stack در Verilog
طراحی FIFO همزمان ، LIFO/Stack در Verilog
طراحی FIFO همزمان ، LIFO/Stack در Verilog
طراحی FIFO همزمان ، LIFO/Stack در Verilog
رابط ویدیویی با FPGA با استفاده از VGA
رابط ویدیویی با FPGA با استفاده از VGA
رابط ویدیویی با FPGA با استفاده از VGA
رابط ویدیویی با FPGA با استفاده از VGA
Synchronisers ، Clock Domain Crossing ، Clock Generators ، Edge Detectors ، موارد دیگر - مدارهای اساسی نیشگون گرفتن و کشیدن
Synchronisers ، Clock Domain Crossing ، Clock Generators ، Edge Detectors ، موارد دیگر - مدارهای اساسی نیشگون گرفتن و کشیدن
Synchronisers ، Clock Domain Crossing ، Clock Generators ، Edge Detectors ، موارد دیگر - مدارهای اساسی نیشگون گرفتن و کشیدن
Synchronisers ، Clock Domain Crossing ، Clock Generators ، Edge Detectors ، موارد دیگر - مدارهای اساسی نیشگون گرفتن و کشیدن

درباره: Mitu Raj - Just a Hobbyst and Learner - طراح تراشه - توسعه دهنده نرم افزار - علاقه مندان به فیزیک و ریاضیات بیشتر درباره AmCoder »

## این بیشترین پیوند ، محبوب ترین پیوند در Google برای پیاده سازی VHDL الگوریتم CORDIC برای ایجاد موج سینوسی و کسینوس است سالهای زیاد CORDIC چنین الگوریتمی است که چیزی نیست جز مجموعه ای از تغییرات و افزودن منطق هایی که برای محاسبه طیف وسیعی از توابع از جمله توابع مثلثاتی ، هذلولی ، خطی و لگاریتمی استفاده می شود. این الگوریتم مورد استفاده در ماشین حساب ها و غیره است. بنابراین تنها با استفاده از شیفترها و جمع کننده های ساده می توان سخت افزاری با پیچیدگی کمتر اما قدرت DSP با استفاده از الگوریتم صوتی طراحی کرد. از این رو می توان آن را به عنوان طرح RTL برهنه در VHDL یا Verilog بدون استفاده از واحدهای نقطه شناور اختصاصی یا IP های ریاضی پیچیده طراحی کرد.

مرحله 1: VHDL و Modelsim

در اینجا الگوریتم صوتی با استفاده از VHDL برای ایجاد موج سینوسی و موج سین پیاده سازی شده است. این می تواند سینوس و کسینوس از زاویه ورودی را با دقت بسیار بالا تولید کند. این کد در FPGA قابل سنتز است. Modelsim برای شبیه سازی طراحی و نیمکت آزمایش استفاده می شود.

مرحله 2: کد VHDL برای طراحی و میز آزمایش

کد VHDL برای طراحی و نیمکت تست
کد VHDL برای طراحی و نیمکت تست

تکنیک مقیاس دوتایی برای نشان دادن اعداد نقاط شناور استفاده می شود.

لطفاً قبل از کدگذاری ، از طریق اسناد پیوست بروید.

برو از طریق شبیه سازی cordic_v4.vhd - طراحی - ورودی زاویه در 32 بیت + بیت علامت است. می تواند هر زاویه ای را از 0 تا +/- 360 درجه با دقت ورودی 0.000000000233 درجه پردازش کند. هنگام دادن ورودی -> MSB بیت علامت است و بقیه 32 بیت نشان دهنده بزرگی است. -خروجی طرح مقدار سینوس و cos آن در 16 بیت + بیت علامت است. با دقت 0.00001526. لطفاً توجه داشته باشید که اگر مقدار سینوس یا cos مربوطه منفی باشد ، خروجی به شکل تعریف 2 نمایش داده می شود. شبیه سازی testb.vhd - نیمکت تست برای طراحی (1) زاویه های ورودی و بازنشانی کشش = '0'. پس از دو مرحله شبیه سازی ، مجدداً روی "1" و "همه را اجرا کنید" بازنشانی کنید. (2) در پنجره شبیه سازی ، شعاع سین و sin را به صورت اعشاری و فرمت> آنالوگ (خودکار) تنظیم کنید. (3) برای مشاهده شکل موج ، بزرگنمایی کنید. به درستی.

مرحله 3: فایل های پیوست شده

(1) cordic_v4.vhd - طراحی. (2) testb.vhd - نیمکت تست برای طراحی.

(3) سند نحوه اعمال نیرو به زاویه ورودی و تبدیل نتایج باینری.

به روز رسانی: این فایل ها فاقد هرگونه اطلاعاتی هستند و دیگر ارائه نمی شوند. لطفاً از فایل های بعدی از مرحله بعدی استفاده کنید

مرحله 4: IP IP کوتاه - 16 بیت

محدودیت پیاده سازی بالا- فرکانس پایین آهسته و پایین ساعت به دلیل انجام محاسبات در یک چرخه کلاک واحد است. IP هسته مینی کوردیک- 16 بیت

- مسیرهای حیاتی برای بهبود عملکرد به چرخه های مختلف توزیع شده است. قبلی. Testbench:

کاملا خودکار از 0 تا 360 درجه ورودی زاویه

فایل های پیوست شده: 1) مینی فایل اصلی vhdl 2) نیمکت تست مینی کوردیک 3) دفترچه راهنمای مینی Cordic IP 4) سند نحوه اعمال زوایا و تبدیل نتایج

برای هرگونه سوال ، با من تماس بگیرید:

میتو راج

مرا دنبال کنید:

ایمیل: [email protected]

### تعداد بارگیری ها: 325 تا 01-05-2021 ###

### آخرین ویرایش کد: ژوئیه -2020-07 ###

توصیه شده: